指令周期
此條目没有列出任何参考或来源。 (2018年4月20日)維基百科所有的內容都應該可供查證。请协助補充可靠来源以改善这篇条目。无法查证的內容可能會因為異議提出而被移除。
此條目需要擴充。 (2018年4月20日)请協助改善这篇條目，更進一步的信息可能會在討論頁或扩充请求中找到。请在擴充條目後將此模板移除。
指令周期（Instruction cycle），又稱提取－執行周期（fetch-and-execute cycle）是指CPU要執行一条机器指令經過的步驟，由若干機器周期组成。
不同的机器分解指令周期的方式也不同，有的处理器对每条指令分解出相同数量的机器周期（即使某些简单的指令可以在更少的机器周期内完成），另一些处理器根据指令的复杂程度分解出不同数量的机器周期
取得指令：CPU內有程序計數器（PC），它儲存下一個要執行的指令的地址。處理器按PC儲存的地址，經主記憶體取得指令的內容，PC加1，經数据匯流排將指令存入指令寄存器（IR）。
解碼指令：將指令寄存器（IR）內的指令譯成機器語言。
執行指令
儲存結果
一共是4步
前兩步稱為提取周期，後兩步為執行周期。
查论编处理器技术模型顺序模型
图灵机
通用
波斯特-图灵机
量子
传动带机器（英语：Belt machine）
堆疊結構機器
有限状态机
具数据通路（英语：Finite state machine with datapath）
分层（英语：Hierarchical state machine）
队列（英语：Queue automaton）
寄存器机
计数器
指针（英语：Pointer machine）
隨機存取機
隨機存取儲存程式機
函数式模型
递归函数
Λ演算
组合子逻辑
細胞自動機
架構
微架構
冯·诺伊曼结构
哈佛架構
修正哈佛架構（英语：Modified Harvard architecture）
資料流架構（英语：Dataflow architecture）
传输触发
元胞（英语：Cellular architecture）
字节序
异构（英语：Heterogeneous System Architecture）
Fabric（英语：Fabric computing）
多元處理
認知計算
神经形态（英语：Neuromorphic engineering）
内存访问
非均匀访存模型(NUMA)
均匀访存模型(UMA)
载入/存储（英语：Load/store architecture）
寄存器/存储器（英语：Register memory architecture）
缓存层级（英语：Cache hierarchy）
缓存层级（英语：Cache hierarchy）
記憶體階層
虚拟内存
第二级存储器
指令集架構类型
复杂指令集(CISC)
精简指令集(RISC)
专用指令集处理器
显式数据图像并行（英语：Explicit_data_graph_execution）(EDGE)
TRIPS（英语：TRIPS architecture）
超長指令集(VLIW)
顯式並行指令運算(EPIC)
最小指令集（英语：Minimal_instruction_set_computer）(MISC)
單一指令集(OISC)
無指令集（英语：No instruction set computing）(NISC)
零指令集(ZISC)
比較（英语：Comparison of CPU architectures）
指令集
x86
ARM
MIPS
LoongArch
PowerPC
SPARC
IA-64
Unicore（英语：Unicore）
MicroBlaze（英语：MicroBlaze）
RISC-V
LMC（英语：Little man computer）
其他（英语：List of instruction sets）
执行指令流水线
流水线停顿
操作数转发（英语：Operand forwarding）
经典 RISC 流水线（英语：Classic RISC pipeline）
危障
数据依赖
數據危障
結構危障
控制危障
伪共享
乱序执行
托马苏洛算法
保留站
重排序缓冲区
寄存器重命名
推测执行
分支預測
存储相关性预测（英语：Memory dependence prediction）
并行计算并行层次
位级并行
位序列（英语：Bit-serial architecture）
字
指令级并行
流水线
标量
超純量
任務并行
线程
进程
数据并行
向量
記憶體
分布式
執行緒
多執行緒
同时多线程
超執行緒
超執行緒
超級線程（英语：Super-threading）
预测多线程（英语：Speculative multithreading）
抢占式
协作式
費林分類法
單指令流單數據流(SISD)
單指令流多數據流(SIMD)
寄存器内（英语：SIMD within a register）
单指令多线程（英语：Single instruction, multiple threads）(SIMT)
多指令流單數據流(MISD)
多指令流多數據流(MIMD)
单程序多数据（英语：SPMD）
電腦性能
晶體管數量
每周期指令(IPC)
每指令周期(CPI)
每秒指令(IPS)
每秒浮點運算次數(FLOPS)
每秒事务处理量 (TPS)
效能功耗比(PPW)
類別（維基數據：Q124996351）
中央处理器(CPU)
圖形處理器(GPU)
图形处理器通用计算(GPGPU)
向量处理器
桶状（英语：Barrel processor）
串流處理
輔助處理器
特殊應用積體電路(ASIC)
现场可编程逻辑门阵列(FPGA)
複雜可程式化邏輯裝置(CPLD)
多晶片模組(MCM)
封裝體系(SiP)
按应用
微处理器
单片机(MCU)
移动处理器（英语：Mobile processor）
笔记本电脑处理器（英语：Notebook processor）
超低电压（英语：Ultra-low-voltage processor）
专用指令集处理器(ASIP)
片上系统
片上系统(SoC)
多处理器片上系统（英语：Multi-processor system-on-chip）(MPSoC)
可编程片上系统(PSoC)
片上网络（英语：Network on a chip）(NoC)
硬件加速
人工智能加速器
视觉处理单元(VPU)
物理處理器(PPU)
數位訊號處理器(DSP)
张量处理器(TPU)
安全加密協處理器
网络处理器
基頻處理器
字长
1位
4位元
8位元
12位元
15位
16位元
24位元（英语：24-bit computing）
32位元
48位元（英语：48-bit computing）
64位元
128位元
256位
位元分割（英语：bit slicing）
其他
可变字长
核心数量
单核
多核
众核（英语：Manycore processor）
异构
組件
核心
缓存
CPU缓存
置換機制
一致性
总线
时钟频率
定時器訊號
先進先出演算法(FIFO)
功能单元
算術邏輯單元(ALU)
地址生成单元(AGU)
浮點運算器(FPU)
內存管理單元(MMU)
载入-存储单元（英语：Load–store unit）
轉譯後備緩衝區(TLB)
内存控制器(IMC)
邏輯閘
组合逻辑电路
时序逻辑电路
Glue（英语：Glue logic）
邏輯閘
量子閘
逻辑门阵列（英语：Gate array）
寄存器
寄存器
状态寄存器（英语：Status register）
栈寄存器（英语：Stack register）
寄存器堆
記憶體缓冲区
程式計數器
总线
位址匯流排
控制匯流排
后端总线
控制单元
指令单元（英语：Instruction unit）
緩衝器
写入缓冲区（英语：Write buffer）
微程序ROM
计数器
数据通路
数据选择器
数据分配器
加法器
乘法器
CPU倍频器
译码器
地址解码器（英语：Address decoder）
加和寻址解码器（英语：Sum addressed decoder）
桶式移位器
電路
集成电路
3D
混合訊號
電源管理
布尔（英语：Boolean circuit）
数字
模拟
量子
开关
电源管理
电源管理单元（英语：Power Management Unit）(PMU)
高级电源管理
高级配置与电源接口(ACPI)
动态时钟频率调整
动态电压调节
时钟门控
效能功耗比(PPW)
空闲竞争（英语：Race to sleep）
相关内容
通用CPU历史（英语：History of general-purpose CPUs）
微处理器年代表（英语：Microprocessor chronology）
处理器设计
数字电路
硬件安全模块
半导体制造
Tick-Tock
推測執行漏洞集合
这是一篇與计算机相關的小作品。您可以通过编辑或修订扩充其内容。查论编